Vertikāls lēciens: slāņotas vienkristāla silīcija čipas

Ilinoisas Universitātes Urbana-Šempēnas tīrā telpā inženieri vairs neseko arvien mazākiem tranzistoriem. Viņi būvē uz augšu. Iedomājieties pusvadītāju plākšnes slāņotas kā miniatūras pilsētas kvartāli, ar vertikālām savienojumu ielām vietā, kas aizstāj bezgalīgu horizontālu izkliedi. Tas ir vienkāršs pavērsiens ar milzīgām sekām.

Gadu desmitiem pusvadītāju nozare bija balstīta uz vienu ideju: samazināt tranzistorus un ievietot vairāk uz plakana čipa. Tas darbojās izcili aptuveni 60 gadus, bet fizika kļuvusi nepakļāvīga. Vārta garumi un materiālu ierobežojumi tagad tuvojas atomu mērogiem, un kvantu efekti vienkārši nepazūd. No kurienes nāks nākamais izrāviens skaitļošanas blīvumā? Daudzi uzskata, ka atbilde ir vertikāla.

Vertikāls lēciens silīcija čipiem

Ilinoisas Universitātes Urbana-Šempēnas pētnieki publicējuši jaunu procesu, kas tieši slāņo vairākas vienkristāla silīcija shēmas vienu virs otras. Tā vietā, lai ražotu atsevišķas plāksnes un salīmētu tās kopā, katrs funkcionālais silīcija slānis tiek audzēts vai montēts tieši uz iepriekšējā slāņa. Rezultāts: daudz blīvākas vertikālās savienojumu struktūras, nanometru mēroga saskaņošana un slāņi, kas izvietoti daudz tuvāk nekā pašreizējās salīmētās pieejas atļauj.

Var šķist, ka tas ir neliels inženierijas uzlabojums. Tā nav. Komerciālās 3D metodes, ko izmanto mūsdienās, no augstas joslas platuma atmiņas līdz AMD 3D V-Cache, parasti balstās uz pabeigtu plākšņu salīmēšanu un caursilīcija vadiem kā vertikālām ceļām. Šie vadi salīdzinājumā ir apjomīgi, un saskaņošanas tolerances ir stingrākas nekā ražotāji vēlētos. UIUC tehnika samazina šos ierobežojumus, izveidojot nativus vertikālus savienojumus, saglabājot vienkristāla silīcija vēlamās elektriskās īpašības.

Izdošanās rādītājs ir galvenais veiksmes vai neveiksmes faktors ražotnēm. Šajā gadījumā komanda ziņo par ražošanas iznākumu 98 līdz 100 procentu robežās, izmantojot standarta vienkristāla silīciju. Šie skaitļi liecina, ka metode varētu paplašināties no laboratorijas uz ražošanas līniju bez katastrofālām zaudējumiem. Tāpat samazinās enerģijas patēriņš uz vienu aprēķinu, saīsinot savienojumus un ļaujot signāliem ceļot tiešāk starp slāņiem.

Temperatūra jau sen ir bijis nopietns šķērslis slāņotās integrācijas jomā. Papildus aktīvo slāņu būvēšana uz silīcija riskē pakļaut zemākos slāņus augstām temperatūrām, kas bojā shēmas. UIUC grupa izstrādāja termiski draudzīgu darbplūsmu, kas uztur procesu drošos termiskajos budžetos, vienlaikus saglabājot vienkristāla silīcija elektriskās priekšrocības. Šī kombinācija (vienkristāla silīcija veiktspēja un zemas temperatūras, slānis pa slānim process) ir tas, kas padara pieeju pievilcīgu.

Ko tas nozīmē procesoriem un atmiņai? Var gaidīt vairākas praktiskas priekšrocības. Pirmkārt, vertikāla blīvināšana var paplašināt Mūra likuma derīguma termiņu, iesaiņojot vairāk tranzistoru tajā pašā platībā, nepiespiežot vārtu izmērus kļūt mazākiem. Otrkārt, starpslāņu latentums un enerģijas patēriņš samazinās, jo signāliem jāšķērso īsāks attālums. Treškārt, čipu projektētāji iegūst jaunu brīvības pakāpi: izvietot loģiku, atmiņu un specializētus akceleratorus vertikālajā kaudzē, nevis izstiept tos pa plakni.

Protams, inženierija ir kompromisu ķēde. Termiskā vadība, izdošanās apjoma mērogā un integrācija esošajās ražošanas ekosistēmās paliek par šķēršļiem. Bet šis pētījums, recenzēts un publicēts žurnālā Nature, pārvieto sarunu ārpus teorijas. Tas ir plāns, ko citi ražotāji un pētnieki var pārbaudīt un uzlabot.

Ja vienkristāla silīciju var droši un maigā veidā slāņot, mēs varbūt esam atraduši praktisku ceļu uz lielāku skaitļošanas jaudu, nepaļaujoties uz arvien mazākiem tranzistoriem.

Nākamie soļi ir skaidri: atkārtot rezultātus lielākās ražotnēs, pārbaudīt termiskos ierobežojumus reālos darba slodzēs un pielāgot dizaina rīku ķēdes, lai domātu trīs dimensijās. Sacensības par veiktspējas ievietošanu tajā pašā platībā ir tālu no beigām. Tām tagad pievienojies jauns virziens: augšup.